# (19) 日本国特許庁 (JP)

⑪特許出願公開

# ⑩ 公開特許公報(A)

昭59—226955

⑤ Int. Cl.³G 06 F 11/28

識別記号

庁内整理番号 6913-5B ⑥公開 昭和59年(1984)12月20日

発明の数 1 審査請求 未請求

(全 4 頁)

60プログラム・デバツク装置

願 昭58-103155

②出 願 昭58(1983)6月9日

⑫発 明 者 淡路俊夫

②)特

川崎市中原区上小田中1015番地 富士通株式会社内

①出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

仰代 理 人 弁理士 松岡宏四郎

明細書

1. 発明の名称

プログラム・デバック装置

#### 2. 特許請求の範囲

プロセッサとメモリを有するシステムに於いて 前記プロセッサから前記メモリをアクセスする信 号の内少なくともアドレス情報及び書込みデータ 情報を受信し、且つ第一のアドレス比較回路、第 二のアドレス比較回路、第三のアドレス比較回路 を具備し、前記アドレス情報の全部又は一部を前 記三個のアドレス比較回路の一つの入力端に入力 し、前記第一のアドレス比較回路の他の入力端に チェックしようとするプログラムのチェック開始 番地を入力し、前記第二のアドレス比較回路の他 の入力端にチエックしようとするメモリのアドレ スを入力し、前記第三のアドレス比較回路の他の 入力端にチエックしようとするプログラムのチェ ック終了番地を入力し、前記第一のアドレス比較 回路が一致した時以降前記第二のアドレス比較回 路に於いて一致の取れた前記アドレス情報の書込 みデータ情報を前記アドレス情報に従って該装置 内のランダム・アクセス・メモリに書込み、前記 第三のアドレス比較回路が一致した時に、前記書 込み動作を停止することを特徴とするプログラム ・デバック装置。

- 3. 発明の詳細な説明
- (a). 発明の技術分野

本発明はプログラム・デバック装置に係り、特に作成されたプログラムをデバック中に破壊されたメモリを捜し出す機能を有するプログラム・デバック装置に関するものである。

#### (1). 従来技術と問題点

データ処理装置を駆動させるプログラムを作成 し、実際に其のプログラムを走らせた場合、メモリを破壊する等の種々のプログラム・ミスを生ず ることがあり、此の為プログラムをデバックする 必要がある。

此の様なプログラムのデバックは大変繁雑な仕事 であり、熟練を必要とすると云う欠点がある。

(6). 発明の目的

## 特開昭59-226955(2)

本発明の目的は従来のプログラム作成の状況を 改善する為プログラム・デバック中に発生したメ モリの破壊個所を捜し出すプログラム・デバック 装置を提供することである。

#### (d). 発明の構成

 以降前記第二のアドレス比較回路に於いて一致の取れた前記アドレス情報の書込みデータ情報を前記アドレス情報に従って該装置内のランダム・アクセス・メモリに書込み、前記第三のアドレス比較回路が一致した時に、前記書込み動作を停止することを特徴とするプログラム・デバック装置を提供することにより達成される。

#### (e). 発明の実施例

第1図は本発明の一実施例を示すプロック図である。図中CPUはプロセッサ、MEMはメモリ、IOCは入出力装置、SBUSはシステム・バス、PDBGは本発明によるプログラム・デバック装置を示す。

第2図は本発明に依るシステム・バスの一実施例を示す図である。図中REQはバス・アクセス信号REQに対する 号、ACKはバス・アクセス信号REQに対する 応答信号、MEM/IOはメモリMEMへのアク セス又は入出力装置IOCへのアクセスを識別す る信号、W/Rは書込み/読み出しの識別信号、 I/PはメモリMEMへアクセスする時インスト

ラクションIかオペランド(データ) P.かを識別 する信号、Addressはアドレス、Data はデータ を夫々示す。

第3図の(a)はプロセッサ C P U がメモリ M E M にデークを書き込む時のシーケンスを示す図であり、第3図の(b)はプロセッサ C P U がメモリ M E M からデータを読み出す時のシーケンスを示す図である。

第4図は本発明に依るプログラム・デバック装置 の構成を示す図である。

図中、CTLは制御回路、RAMはランダム・アクセス・メモリ、ST・MATは第1のアドレス比較回路、BL・MATは第2のアドレス比較回路、FFはフリップ・フロップ回路、G1、G2、G3は夫々アンド・ゲート、RVはアンプ、BLM、STA、SPA、DSP、DPAは夫々スイッチ、SELは選択回路、Lは表示ランプである。

スイッチBLMはチエックしようとするメモリの アドレスを設定する為のスイッチ(例えば6単位 )であり、スイッチSTAはチェックしようとするプログラムのチェック開始番地を設定する為のスイッチ(例えば16単位)であり、スイッチSPAはチェックしようとするプログラムのチェックを了番地を設定する為のスイッチ(例えば16単位)であり、スイッチDPAは其の時チェックとするメモリのアドレスを設定する為のスイッチ(例えば10単位)である。

以下図に従って本発明の詳細を説明する。

本発明に依るプログラム・デバック装置PDBGは試験しようとするプログラムを走行させた儘で破壊されたメモリ個所を捜し出そうとするものであり、第1図に示す様にプログラム・デバック装置PDBGをシステム・バスSBUSに接続して使用され、システム・バスSBUSは第2図に示す様に構成されている。

試験しようとするプログラムが走行すると、プロセッサ CPUとメモリMEM間で授受するデータ

### 特開昭59-226955(3)

Data 、アドレス Address、織別信号 I / P、織別信号 W / R、識別信号 M E M / I O、バス・アクセス信号 R E Q、及び応答信号 A C K は夫々対応するバスに出力される。

例えばプロセッサCPUからメモリMEMにデータを書き込む時は、第3図のほに示す様に最初メモリMEMへのアクセスを識別する信号MEM/IO、書の公のでのでクセスを識別する信号MEM/IO、書の公のでの出しの識別信号W/R、メモリMEMへのでのより、メモリMEMの同人にあるには書き込むかを示すの情報が表をのバスに出力され、に出力されるに応答信号ACKが対応するバスに出力される。

又プロセッサ C P Uがメモリ M E M からデータを 読み出す時も、第3図の(b)に示す様に総ての情報 は同じく対応するバスに出力される。

て設定したアドレスと一致するアドレスに入出力する命令が来ると、第2のアドレス比較回路BL・MATは出力信号を出し、更にバス・アクセス信号REQが制御回路CTLに印加されてt1信号が出力されと、ゲートG1は開き、書込み可能信号(WE)を出し、其の時のデータ Data をランダム・アクセス・メモリRAMに書き込む。

プログラムが更に進行して設定した終了番地になると第3のアドレス比較回路SP・MATに於いて一致出力を出し、同様にゲートG3経由フリップ・フロップ回路FFをリセットするのでランダム・アクセス・メモリRAMへの書き込みは停止される。

此の様に設定したチェック開始番地から終了番地 迄の間に所定のアドレスに入出力したデータを総 てランダム・アクセス・メモリRAMに書き込ま れるので、この資料を利用すれば従来に比し容易 にプログラムの欠点を捜し出すことが出来る。

尚スイッチDPA、DSP、及び選択回路SEL はランダム・アクセス・メモリRAMの内容を見 本発明に依るプログラム・デバック装置PDBG は此の様なバスにブランチ接続される。

以下第4図に従って本発明に依るプログラム・デ バック装置PDBGの詳細を説明する。

最初試験しようとするプログラムの何番地から何番地迄をチェックしようとするかを設定する。

即ちスイッチSTAによりチェック開始番地を設定し、スイッチSPAによりチェック終了番地を 設定し、スイッチBLMによりチェックしたいメ モリのアドレスを設定する。

以上の状態にして試験しようとするプログラムを 第1図のプロセッサCPUにロードし、プログラ ムを走らせる。

プログラムが走行して第1のアドレス比較回路ST・MATに於いてスイッチSTAにより設定された開始番地と一致し、同時にメモリMEMへのアクセス信号が制御回路CTLに印加されてt2信号が出力されとゲートG2F経由フリップ・フロップ回路FFがセットされる。

次に第2のアドレス比較回路BL・MATに於い

たい時使用する操作部である。

### (f) 発明の効果

以上群細に説明した様に本発明によれば、プログラム・デバック中に発生したメモリの破壊個所を容易に捜し出すことが出来ると云う大きい効果がある。

# 4. 図面の簡単な説明

第1図は本発明の一実施例を示すプロック図で ある。


第2図は本発明に依るシステム・バスの一実施例 を示す図である。


第3図の(a)はプロセッサCPUがメモリMEMに データを書き込む時のシーケンスを示す図であり、 第3図の(b)はプロセッサCPUがメモリMEMか らデータを読み出す時のシーケンスを示す図である


第4図は本発明に依るプログラム・デバック装置 の構成を示す図である。

代理人 弁理士 松 岡 宏 四 第2整瓣


# 特開昭59-226955(4)







リードデータ



 $^{\mathrm{I}}/_{P}$ 

Address Data

ACK

**PAT-NO:** JP359226955A

**DOCUMENT-IDENTIFIER:** JP 59226955 A

TITLE: PROGRAM DEBUG DEVICE

PUBN-DATE: December 20, 1984

# INVENTOR-INFORMATION:

NAME COUNTRY

AWAJI, TOSHIO

## ASSIGNEE-INFORMATION:

NAME COUNTRY

FUJITSU LTD N/A

**APPL-NO:** JP58103155

APPL-DATE: June 9, 1983

**INT-CL (IPC):** G06F011/28

US-CL-CURRENT: 700/87

### ABSTRACT:

PURPOSE: To detect easily a broken area of a memory which is due to a fault produced during the program debug by providing plural address comparator and recording the input/output data between the check start and end addresses which are set previously.

CONSTITUTION: A range of addresses to be checked is first set when a test is carried out.

In other words, a check start address is set by a switch STA, and a check end address is set by a switch SPA respectively. Then the data between the set check start and end addresses is recorded in response to the traveling of the program via the 1st, 2nd and 3rd comparators ST.MAT, BL.MAT and SP. MAT respectively. In other words, the input/output data are all recorded in an RAM. With use of these data, a broken area of a memory which is due to a fault generated during the program debug can be detected compared with the conventional case.

COPYRIGHT: (C)1984, JPO&Japio